随着集成电路输入电源速度提升以及PCB板密度减少，信号完整性（SignalIntegrity）早已沦为高速数字PCB设计必需关心的问题之一，元器件和PCB板的参数、元器件在PCB板上的布局、高速信号线的布线等因素，都会引发信号完整性的问题。对于PCB布局来说，信号完整性必须获取不影响信号时序或电压的电路板布局，而对电路布线来说，信号完整性则拒绝获取端接元件、布局策略和布线信息。PCB上信号速度低、端接元件的布局不准确或高速信号的错误布线都会引发信号完整性问题，从而有可能使系统输入不准确的数据、电路工作不长时间甚至几乎不工作。如何在PCB板的设计过程中充分考虑信号完整性的因素，并采取有效的控制措施，早已沦为当今PCB设计业界中的一个热门话题。

信号完整性问题较好的信号完整性，是指信号在必须的时候能以准确的时序和电压电平数值作出号召。反之，当信号无法长时间号召时，就经常出现了信号完整性问题。信号完整性问题能造成或必要带给信号杂讯、定点错误、不准确数据、地址和控制线以及系统误将工作，甚至系统瓦解。

PCB的信号完整性设计方法在PCB设计的实践中过程中，人们大大累积了很多电路板的设计规则。在PCB设计时，严肃参考这些设计规则，可以更佳地超过PCB的信号完整性。

在设计PCB时，首先要理解整个电路板的设计信息，这主要还包括：1、器件数量、器件大小、器件PCB，芯片的速率、PCB否分成短距离中速高速区、哪些是模块输入输出区；2、整体布局的拒绝、器件布局方位、若无大功率器件、芯片器件风扇的特殊要求；3、信号线的种类速率及传输方向、信号线的电阻掌控拒绝、总线速率南北及驱动情况、关键信号及保护措施；4、电源种类、地的种类、对电源和地的噪声容限拒绝、电源和地平面的设置及拆分；5、时钟线的种类和速率、时钟线的来源和下落、时钟延时拒绝、最久回头线拒绝。PCB的分层设计理解电路板的基本信息后，要权衡电路板成本与信号完整性的设计拒绝，自由选择合理的布线层数。目前电路板已由单层、双层、四层板逐步向更加多层电路板方向发展，多层PCB设计能提升信号走线的参照面，为信号获取转往路径，是超过较好信号完整性的主要措施。

在展开PCB分层设计时，要遵循以下规则：1、参照面应替代性地平面。电源、地平面皆能用于参考平面，且都具备一定的屏蔽起到。

但相对而言，电源平面具备较高的特性阻抗，且与参照地电平之间不存在较小的电位差，其屏蔽效果近高于地平面。2、数字电路与仿真电路分层。在设计成本容许的情况下，最差把数字电路和仿真电路决定在有所不同的层上。

如果必需要决定在同一个布线层上，则可以使用开沟、特接地线条、分割线等方法解决问题。仿真与数字的电源和地一定要分离，绝不混用。3、邻接层的关键信号走线不横跨拆分区。信号跨区将构成较小的信号环路产生很强的电磁辐射。

如果在地线拆分的情况下，信号线必需要跨区，可以先在被拆分的地之间展开单点相连，构成两个地之间的相连桥，然后通过该相连桥布线。4、元件面下面要有比较原始的地平面。

对多层板必需尽量维持地平面的完整性，一般来说不容许有信号线在地平面内回头线。5、高频、高速、时钟等关键信号线都理应邻接的地平面。这样设计的信号线与地线间的距离仅有为PCB层间的距离，因此实际的电流总在信号线正下方的地线流动，构成大于的信号环路面积，增大电磁辐射。PCB的布局设计印制板信号完整性设计的关键是布局和布线，其优劣必要关系到电路板的性能。

在布局之前，必需确认尽可能较低的成本下符合功能的PCB大小。如果PCB尺寸过大，布局时器件产于集中，则传输线可能会很长，这样导致电阻减少，外用噪声能力上升，成本也减少。如果器件集中于摆放，则风扇很差，邻接的走线更容易产生耦合串扰。

所以必需根据电路功能单元展开布局，同时考虑到电磁兼容、风扇和模块等因素。在布局数字和仿真混合信号的PCB时，无法将数字和模拟信号夹杂。

如果仿真和数字信号必需夹杂，要保证展开横向走线以减少交互耦合的效应。电路板上的数字电路、仿真电路、以及不易产生噪声的电路应予以隔开，先行对脆弱线路展开布线，并避免电路间的耦合路径。特别是在要考虑到时钟、废黜和中断线路，千万不要将这些线路与低电流电源线路平行，否则更容易被电磁耦合信号毁坏，引发非预期的废黜或中断。

展开整体布局时应遵循如下一些原则：1、功能分区布局，PCB上仿真电路和数字电路不应各自有有所不同的空间布局。2、按照电路信号的流程来决定各功能电路单元，使信号流通维持方向完全一致。3、以每个功能电路单元核心元件为中心，别的元件环绕它展开布局。

4、尽量延长高频元器件之间的连线，设法增大它们的产于参数。5、易受阻碍的元器件相互间无法过于将近，输入输出元件要靠近。

本文来源：华会体育官方网站首页登录入口-www.yakushi-hj.com